PATENT ABSTRACTS OF JAPAN

B

(11)Publication number:

11-168655

(43) Date of publication of application: 22.06.1999

(51)Int.Cl.

H04N 5/232

HO4N 5/265

(21)Application number: 09-332089

(71)Applicant:

MITSUBISHI ELECTRIC CORP

(22)Date of filing:

02.12.1997

(72)Inventor:

SENDA YOSHINORI


KANDA HIDENOBU

(54) IMAGE DIVISION CAMERA

(57) Abstract:

PROBLEM TO BE SOLVED: To provide an image division camera where no gap is produced among divided images and no discontinuity is produced in the lightness of the images.

SOLUTION: Pulse signal generating sections 2X, 2Y use a timing pulse from a main timing generating circuit 1 to produce a first pulse signal with a reference phase, a second pulse signal with a prescribed phase lead, and a third pulse signal with a prescribed phase lag. Pulse signal selection sections 3X, 3Y select the third pulse signal with respect image-pickup sections 4A-4D that provide division images at a scanning start point in the division image output mode and select the second pulse signal for image-pickup sections 4A-4D that provide division images at a scanning end point in the division image output mode and provide an output. A video signal is obtained from the image-pickup sections 4A-4D synchronously with the selected pulse signals. A video signal compositing sections 5 makes references to the first pulse signal to composite the video signals from the image-pickup sections 4A-4D.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-168655

(43)公開日 平成11年(1999)6月22日

(51) Int.Cl.6

識別記号

FI

H 0 4 N 5/232

H 0 4 N 5/232 5/265 Z

5/265

審査請求 未請求 請求項の数3 OL (全 11 頁)

(21)出廢番号

特願平9-332089

(71)出顧人 000006013

三菱電機株式会社

(22)出顯日 平成9年(1997)12月2日

東京都千代田区丸の内二丁目2番3号

(72)発明者 千田 宜紀

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(72)発明者 神田 英伸

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内


(74)代理人 弁理士 曾我 道照 (外6名)

(54) 【発明の名称】 画面分割カメラ

(57)【要約】

【課題】 分割画面間に隙間を生じることがなく、画面の明るさに不連続を生じることのない画面分割カメラを提供すること。

【解決手段】 バルス信号発生部2X,2Yは、主タイミング発生回路1からのタイミングバルスを用いて基準位相の第1バルス信号と所定の位相進みを有する第2バルス信号と所定の位相遅れを有する第3バルス信号とを発生する。バルス信号選択部3X,3Yは、分割画面出力モード時に、走査の開始点側の分割画面を与える撮像部4Aないし4Dに対し第3バルス信号を選択し、走査の終了点側の分割画面を与える撮像部に対し第2バルス信号を選択して出力する。撮像部4A~4Dは、選択されたバルス信号に同期して映像信号を得る。映像信号合成部5は、第1バルス信号を参照して撮像部からの映像信号を合成する。



4A: 操像部

【特許請求の範囲】

【請求項1】 1画面上に複数の映像を時分割して出力 させる全画面出力モードと、上記1画面を複数の分割画 面に分割して上記複数の映像を上記複数の分割画面上に それぞれ同時に出力させる分割画面出力モードとを有す る画面分割カメラにおいて、

1

基準位相を有する第1パルス信号と上記第1パルス信号 に対し所定の位相の進みを有する第2パルス信号と上記 第1パルス信号に対し所定の位相の遅れを有する第3パ ルス信号とを発生し、上記第2パルス信号および第3パ 10 ルス信号を水平走査方向または垂直走査方向におけるト 記分割画面の数に応じて逓倍して出力するバルス信号発 生部と、

上記全画面出力モード時に上記パルス信号発生部からの 上記第1パルス信号を選択すると共に、上記分割画面出 力モード時に上記第2パルス信号または第3パルス信号 を選択するパルス信号選択部と、

上記パルス信号選択部で選択された上記第1パルス信号 ないし第3パルス信号のいずれかに同期して被写体の映 像信号を得る複数の撮像部と、

上記複数の撮像部からの複数の映像信号を、上記第1パ ルス信号を参照して上記全画面出力モードまたは上記分 割画面出力モードに応じた映像信号に合成する映像信号 合成部とを備え、

上記パルス信号選択部は、上記分割画面出力モード時 に、1水平同期期間または1垂直同期期間における走査 の開始点側に位置する上記分割画面の映像信号を与える 上記撮像部に対し上記第3パルス信号を選択すると共 に、上記走査の終了点側に位置する上記分割画面の映像 択して出力することを特徴とする画面分割カメラ。

【請求項2】 上記複数の撮像部は、

上記被写体の光像を結像させる光学系と、

上記被写体の光像の光量を制限する絞りと、

上記パルス信号選択部で選択された上記第1パルス信号 ないし第3パルス信号のいずれかに駆動されて、上記光 学系により結像され上記絞りにより光量が制限された上 記被写体の光像を光電変換して電気信号を出力する光電 変換素子と、

上記光電変換素子からの電気信号から上記映像信号を生 40 成する映像信号処理回路と、

上記映像信号の輝度成分が規定値となる方向に上記絞り を制御する絞り制御回路と、

上記絞りと上記絞り制御回路との間に設けられ、上記全 画面出力モードから上記分割画面出力モードへの切り替 わり時に上記絞り制御回路による上記絞りの制御量に対 し上記絞りを開く方向のオフセット値を加算し、上記分 割画面出力モードから上記全画面出力モードへの切り替 わり時に上記制御量に対し上記絞りを閉じる方向のオフィ セット値を加算するオフセット値加算手段とを備えたと 50

とを特徴とする請求項1に記載の画面分割カメラ。

画面の水平走査および垂直走査に対応さ 【請求項3】 せて上記パルス信号発生部とパルス信号選択部とを設け たととを特徴とする請求項1または2に記載の画面分割 カメラ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、複数の撮像部を備 えて各撮像部で撮影した映像を分割して画面に映し出す 画面分割カメラに関し、さらに詳しくは、撮像部を構成 する電荷結合素子(CCD)の読み出しタイミングの制 御と絞りの自動制御に関する。

[0002]

【従来の技術】従来、複数の撮像部を備え、各撮像部で 撮影した映像を分割して画面に映し出すための画面分割 カメラがある。一般にとの種のカメラは、1画面上に複 数の映像を時分割して出力させる全画面出力モードと、 1 画面を複数の分割画面に分割して複数種類の映像を同 時に出力させる分割画面出力モードとを備えている。

20 【0003】図7に、従来の画面分割カメラの構成を示 す。同図において、1は全体のタイミング動作の基準と なる主タイミングパルスゆ』を発生する主タイミング発 生回路、2xは、主タイミングパルス øn から後述の電 荷結合素子4aを駆動(水平走査方向)するための水平 ドライブパルスφ。1 およびφ。2 を発生する水平パルス発 生回路である。

【0004】水平パルス発生回路2xは、主タイミング バルスゆぃから水平ドライブパルスゆ。ュを発生する水平 ドライブパルス発生回路2Aと、水平ドライブパルスφ 信号を与える上記撮像部に対し上記第2パルス信号を選 30 01を逓倍してクロックスピードが2倍の水平ドライブバ ルスφωを出力する2倍速回路2Eとから構成される。 ただし、水平ドライブパルス発生回路2Aは、主タイミ ング発生回路1に組み込まれている場合が多く、回路構 成は設計によって異なる。これは本発明においても同様 である。

> 【0005】3xは、水平パルス発生回路2xからの水 平ドライブパルスゆ。1またはゆ。2を選択して出力する水 平ドライブパルス選択回路3である。この水平ドライブ バルス選択回路3は、上述の水平ドライブバルスゆ。」お よびφ。スがそれぞれ与えられた接点aおよびbを有する 切り替え器3aないし3dからなる。

> 【0006】4Aないし4Dは、上述の切り替え器3a ないし3 d でそれぞれ選択された水平ドライブパルス ø $_{0.1}$ または $\phi_{0.1}$ に同期して、被写体(図示なし)の映像信 号P1ないしP4をそれぞれ得る撮像部である。

> 【0007】撮像部4Aないし4Dは、図8に示すよう に、被写体(図示なし)の光像を結像させるためのレン ズ24と、被写体の光像の光量を制限する絞り25と、 被写体の光像を光電変換する電荷結合素子4aと、電荷 結合素子4aからの電気信号を入力して映像信号を生成

する映像信号処理回路41と、映像信号の輝度成分が規 定値となるように絞り25をフィードバック制御する絞 り制御回路42とから構成され、映像信号処理回路41 および絞り制御回路42は、プロセス回路4bを構成す る。

【0008】ととで、説明を図7に戻す。撮像部4Aな いし4Dの電荷結合素子4aの垂直走査方向の駆動を行 うために、上述の水平バルス発生回路2xおよび水平ド ライブパルス選択回路3xに相当する垂直パルス発生回 示なし)が設けられている。ただし、水平ドライブバル ス発生回路2Aに相当する垂直ドライブパルス発生回路 (図示なし)は、水平ドライブパルス発生回路2A同 様、主タイミング発生回路1に組み込まれている場合が あり、回路構成は設計によって異なる。これは本発明に おいても同様である。

【0009】との垂直パルス発生回路は、水平ドライブ パルスゆ。1. ゆ。1 に相当する垂直ドライブパルスゆ11. **ゆいを発生し、垂直ドライブパルス選択回路が垂直ドラ** に与える。

【0010】次に、5は、撮像部4Aないし4Dからの 映像信号P1ないしP4を合成して全画面出力モードま たは分割画面出力モードに応じた映像信号を得る映像信 号合成回路であり、図9にその詳細な構成を示す。

【0011】図9において、50Aは、水平または垂直 同期信号を発生する同期信号発生回路、50 Bは、同期 信号発生回路50Aからの同期信号を出力接点T1また はT2から出力する切り替え器、50Cは、全画面出力 モード時に画面の切り替え時間間隔を定めるタイマーで 30 ある。図9において、同期信号発生回路50Aには基準 パルスとして水平ドライブパルスゆ。1が入力されている が、代わりに主タイミングパルスゆ』、もしくは垂直ド ライブパルスφ11が入力される場合もある。いずれのパ ルスを基準として入力するかは設計によって異なる。と れは本発明においても同様である。

【0012】50Dは、図7に示す水平パルス発生回路 2 x および垂直パルス発生回路(図示なし)からの水平 ドライブパルスゆ。1および垂直ドライブパルスゆ11に同 期して全画面出力モード時の画面合成用タイミングパル 40 スを生成する全画面信号切替タイミング発生回路、50 Eは、同じく水平ドライブパルスφοιおよび垂直ドライ ブバルス 411 に同期して分割画面出力モード時の画面合 成用タイミングパルスを生成する4画面信号切替タイミ ング発生回路である。

【0013】50Gは、全画面信号切替タイミング発生 回路50Dまたは4画面信号切替タイミング発生回路5 OEからの画面合成用タイミングパルスを切り替えて出 力する切り替え器、50Hないし50Lは、図7に示す 対し切り替え器50Gの出力接点T2からの信号を加算 する加算器である。

【0014】50Mは、切り替え器50Gからの画面合 成用タイミングパルスに従って、加算器50Hないし5 0 しからの信号を切り替えて映像信号を合成する映像信 号切替器、50Nは、映像信号切替器50Mからの信号 に対し切り替え器50Bの出力接点T1からの信号を加 算する加算器である。

【0015】以下、従来の画面分割カメラの動作を説明 路(図示なし)および垂直ドライブバルス選択回路(図 10 する。まず、全画面出力モード時の動作を説明する。全 画面出力モード時には、図7に示す切り替え器3 a ない し3dおよび図9に示す切り替え器50B.50Gの入 力接点aが各出力接点に接続される。

【0016】主タイミング発生回路1は、全体のタイミ ング動作の基準となる主タイミングパルスの概を出力す る。水平パルス発生回路2 x および垂直パルス発生回路 (図示なし)は、全画面出力モードにおいて後段の撮像 部4A~4Dを構成する電荷結合素子4aを駆動するた めの通常のクロックスピードのドライブパルスと、分割 イブパルスφ11またはφ11を選択して電荷結合素子4 a 20 画面出力モードにおいて電荷結合素子4 a を駆動するた めの2倍速のクロックスピードのドライブバルスとを生 成する。

> 【0017】すなわち、水平パルス発生回路2xを構成 する水平ドライブバルス発生回路2Aは、主タイミング パルスφ_∗を入力して、全画面出力モード時の水平ドラ イブパルスゆ。」を発生する。また、垂直パルス発生回路 を構成する垂直ドライブパルス発生回路(図示なし) は、全画面出力モード時の垂直ドライブバルスゆュュを発 生する。

【0018】2倍速回路2Eは、水平ドライブパルス発 生回路2Aからの水平ドライブパルスφ₀₁を逓倍して、 水平ドライブパルスゆ。1に対してクロックスピードが2 倍の水平ドライブパルスゆった出力する。また、垂直パ ルス発生回路を構成する2倍速回路(図示なし)は、垂 直ドライブパルスゆ11を逓倍して、クロックスピードが 2倍の垂直ドライブパルス φ11を出力する。

【0019】水平ドライブパルス選択回路3xは、全画 面出力モード時の通常のクロックスピードを有する水平 ドライブパルスφ。1を選択して撮像部4Aないし4Dに 出力する。また、垂直ドライブパルス選択回路(図示な し)も、通常のクロックスピードを有する垂直ドライブ バルスφ11を選択して撮像部4Aないし4Dに出力す る。

【0020】撮像部4Aないし4Dを構成する各電荷結 合素子4 a は、水平ドライブパルス選択回路 3 x および 図示しない垂直ドライブパルス選択回路により選択され た水平ドライブパルスゆいおよび垂直ドライブパルスゆ 11に駆動され、通常の速度で被写体の光像を光電変換す る。電荷結合素子4aからの電気信号は、水平ドライブ 撮像部4Aないし4Dからの映像信号P1ないしP4に 50 パルスφ。1および垂直ドライブパルスφ11に同期して後

段のプロセス回路4bに出力される。

【0021】プロセス回路4bを構成する図8に示す映 像信号処理回路41は、電荷結合素子4aからの電気信 号を信号処理して映像信号P1ないしP4を出力する。 とのとき、映像信号処理回路41は、輝度信号を積分し て、その積分値を絞り制御回路42に与える。絞り制御 回路42は、輝度信号の積分値が規定値となるように、 絞り25をフィードバック制御する。

【0022】説明を図7に戻す。映像信号合成回路5 は、撮像部4Aないし4Dからの映像信号P1ないし $P10(P1\sim P4)$ を切り替えて出力する。加算器50N4 に対し同期信号を加算した後に合成して出力する。す なわち、映像信号合成回路5を構成する図9に示す切り 替え器50Bは、同期信号発生回路50Aが発生した同 期信号を出力接点T2から加算器50Hないし50Lに 出力すると共に、出力接点T1を容量C1により交流的 に接地する。切り替え器50Gは、全画面信号切替タイ ミング発生回路50Dからの画面合成用タイミングパル スを映像信号切替器50Mに出力する。

【0023】加算器50Hないし50Lは、図7に示す 対して切り替え器50Bの出力接点T2からの同期信号 を加算して映像信号切替器50Mに出力する。

【0024】映像信号切替器50Mは、切り替え器50 Gからの全画面出力モード時の画面合成用タイミングパ ルスに従って、加算器50Hないし50Lからの信号を 切り替えて出力する。このとき、切り替え器50Bの出 力接点T 1 は交流的に接地されているので、加算器5 0 Nは、映像信号切替器50Mの出力信号に対し同期信号 を加算しない。したがって、映像信号切替器50Mの出 子19に出力され、図10(a)に示す全画面映像信号 Pfを得る。

【0025】次に、分割画面出力モード時の動作を説明 する。分割画面出力モード時には、図7に示す切り替え 器3aないし3d、および図9に示す切り替え器50B および50Gの入力接点bが、各出力接点に接続され る。

【0026】この場合、撮像部4Aないし4Dを構成す る各電荷結合素子4 a は、水平ドライブパルス選択回路 より選択された2倍速のクロックスピードを有する水平 ドライブパルスゆ。」および垂直ドライブパルスゆ、」によ り駆動されて、映像信号P1ないしP4が生成される。 【0027】一方、図9に示す映像信号合成回路5を構 成する切り替え器50Bは、同期信号発生回路50Aか らの同期信号を出力接点T1から加算器50Nに出力す ると共に、出力接点T2を交流的に接地する。また、切 り替え器50Gは、4画面信号切替タイミング発生回路 50Eからの複数画面出力モード時の画面合成用タイミ ングパルスを映像信号切替器50Mに出力する。

【0028】加算器50Hないし50Lは、映像信号P 1ないしP4に対して切り替え器50Bの出力接点T2 からの信号を加算して映像信号切替部50Mに出力す る。このとき、切り替え器50Bの出力接点T2が交流 的に接地されているので、映像信号PlないしP4には 同期信号が加算されない。

【0029】映像信号切替器50Mは、切り替え器50 Gからの分割画面出力モード時の画面合成用タイミング パルスに従って、加算器50Hないし50Lからの信号 は、切り替え器50Bからの同期信号を映像信号切替器 50Mの出力信号に加算して分割画面出力モード時の映 像信号として出力端子19に出力し、図10(a)に示 す分割画面映像信号Pdを得る。以上により、全画面出 力モードまたは分割画面出力モードに応じた映像信号P f、Pdを得る。

[0030]

【発明が解決しようとする課題】ところで、上述の従来 の画面分割カメラによれば、図10(a)に示す分割画 撮像部4Aないし4Dからの映像信号P1ないしP4に 20 面出力モード時の映像信号Pdのように、1水平走査期 間において、2つの分割画面の映像信号P1.P2(ま たは P3, P4) の間に映像信号が存在しないブランキ ング期間が生じ、1垂直同期期間でも同様のブランキン グ期間が生じる。このため、図10(b)に示すよう に、分割画面M1ないしM4の間に隙間が生じ、画面上 に黒い十字線となって現れるという問題がある。

【0031】また、以下に説明するように、分割画面出 力モードと全画面出力モードとの切り替わり時に、画面 の明るさに不連続を生じるという問題がある。すなわ 力信号が、全画面出力モード時の映像信号として出力端 30 ち、図7に示す電荷結合素子4 a は、前述のように、分 割画面出力モード時には全画面出力モード時に比較して 2倍のクロックスピードで駆動されるため、電荷結合素 子4aの受光時間が全画面出力モード時に比較して実質 的に半分となり、画面の明るさが半分に変化する。

【0032】との場合、図8に示す絞り制御回路42 が、絞り25をフィードバック制御して、画面の明るさ を一定に保とうとするが、いわゆるハンチングの問題を 避けるために、絞り25に対するフィードバック制御に 遅延が設けられている。とのため、モードが切り替えら 3 x および垂直ドライブパルス選択回路(図示なし)に 40 れて画面の明るさが急激に変化した場合、絞り25に対 するフィードバック制御が追従できず、画面の明るさに 不連続が生じる。

> 【0033】本発明は、このような問題に鑑みてなされ たものであり、分割画面出力モードにおいて分割画面間 に隙間を生じるととがなく、しかも全画面出力モードと 分割画面出力モードとの切り替わり時に、画面の明るさ に不連続を生じることのない画面分割カメラを提供する ことを課題とする。

[0034]

50 【課題を解決するための手段】本発明は、前記課題を解

決達成するため、以下の構成を有する。すなわち、本発 明は、1画面上に複数の映像を時分割して出力させる全 画面出力モードと、上記1画面を複数の分割画面に分割 して上記複数の映像を上記複数の分割画面上にそれぞれ 同時に出力させる分割画面出力モードとを有する画面分 割カメラにおいて、基準位相を有する第1パルス信号と 上記第1パルス信号に対し所定の位相の進みを有する第 2パルス信号と上記第1パルス信号に対し所定の位相の 遅れを有する第3パルス信号とを発生し、上記第2パル ス信号および第3パルス信号を水平走査方向または垂直 10 走査方向における上記分割画面の数に応じて逓倍して出 力するパルス信号発生部と、上記全画面出力モード時に 上記パルス信号発生部からの上記第1パルス信号を選択 すると共に、上記分割画面出力モード時に上記第2パル ス信号または第3バルス信号を選択するバルス信号選択 部と、上記バルス信号選択部で選択された上記第1バル ス信号ないし第3パルス信号のいずれかに同期して被写 体の映像信号を得る複数の撮像部と、上記複数の撮像部 からの複数の映像信号を、上記第1パルス信号を参照し に応じた映像信号に合成する映像信号合成部とを備え、 上記パルス信号選択部は、上記分割画面出力モード時 に、1水平同期期間または1垂直同期期間における走査 の開始点側に位置する上記分割画面の映像信号を与える 上記撮像部に対し上記第3パルス信号を選択すると共 に、上記走査の終了点側に位置する上記分割画面の映像 信号を与える上記撮像部に対し上記第2パルス信号を選 択して出力する構成を有する。

【0035】また、上記複数の撮像部は、上記被写体の 制限する絞りと、上記パルス信号選択部で選択された上 記第1パルス信号ないし第3パルス信号のいずれかに駆 動されて、上記光学系により結像され上記絞りにより光 量が制限された上記被写体の光像を光電変換して電気信 号を出力する光電変換素子と、上記光電変換素子からの 電気信号から上記映像信号を生成する映像信号処理回路 と、上記映像信号の輝度成分が規定値となる方向に上記 絞りを制御する絞り制御回路と、上記絞りと上記絞り制 御回路との間に設けられ、上記全画面出力モードから上 記分割画面出力モードへの切り替わり時に上記絞り制御 40 回路による上記絞りの制御量に対し上記絞りを開く方向 のオフセット値を加算し、上記分割画面出力モードから 上記全画面出力モードへの切り替わり時に上記制御量に 対し上記絞りを閉じる方向のオフセット値を加算するオ フセット値加算手段とを備えた構成を有する。

【0036】さらに、本発明は、画面の水平走査および 垂直走査に対応させて上記パルス信号発生部とパルス信 号選択部とを設けた構成を有する。

[0037]

【発明の実施の形態】以下、本発明の実施の形態を説明 50 1水平同期期間および1垂直同期期間において映像信号

する。なお、各図において、共通または相当する要素に は同一符号を付す。

実施の形態1. 図1に本実施の形態1にかかる画面分割 カメラの構成を示す。同図において、1は、全体の動作 の基準となる主タイミングパルスゆ』を発生する主タイ ミング発生回路であり、前述の図7に示す従来例にかか るものと同一である。

【0038】2Xは、水平走査上の基準位相を有する水 平ドライブバルス øxx (第1パルス信号)と該水平ドラ イブバルスφ_{x1}に対し所定の位相の進みを有する水平ド ライブパルス の、、 (第2パルス信号) と水平ドライブパ ルスφ**な対し所定の位相の遅れを有する水平ドライブ バルスφ、、(第3パルス信号)とを発生し、水平ドライ ブバルス Φ * 2 および Φ * 3 を水平走査方向における分割画 面の数に応じて逓倍して出力する水平パルス発生回路 (バルス信号発生部)である。

【0039】2Yは、垂直走査上の基準位相を有する垂 直ドライブパルス φ、1 (第1パルス信号) と該垂直ドラ イブバルスφ、, に対し所定の位相の進みを有する垂直ド て上記全画面出力モードまたは上記分割画面出力モード 20 ライブパルス øvz (第2 パルス信号) と垂直ドライブパ ルスφ、な対し所定の位相の遅れを有する垂直ドライブ バルスφ,,(第3パルス信号)とを発生し、垂直ドライ ブバルスゆいおよびゆいを垂直走査方向における分割画 面の数に応じて逓倍して出力する垂直バルス発生回路 (バルス信号発生部)である。

【0040】ととで、水平パルス発生回路2Xおよび垂 直パルス発生回路2Yの構成を図2に示す。同図におい て、2Aは、主タイミングパルスφ_μから基本ドライブ バルス信号 φ。を発生するドライブバルス発生回路、2 光像を結像させる光学系と、上記被写体の光像の光量を 30 Bは、基本ドライブバルス信号 φ。を遅延させて上述の 水平ドライブパルス信号 ϕ_{x1} (垂直ドライブパルス信号) ϕ_{11})を出力する遅延回路、2Cは、基本ドライブパル ス信号ゆ。を遅延させる遅延回路である。

> 【0041】また、2Dは、基本ドライブパルス信号の 。を逓倍して2倍のクロックスピードを有する上述の水 平ドライブバルスφ**(垂直ドライブバルスφ**)を出 力する2倍速回路、2Eは、遅延回路2Cの出力信号を - 逓倍して2倍のクロックスピードを有する上述の水平ド ライブバルスゆ、、(垂直ドライブバルスゆ、、)を出力す る2倍速回路である。

【0042】なお、上述の遅延回路2Bおよび2Cでの 遅延量は、図3に示すように、遅延回路2Bの出力信号 (ϕ_{x1}, ϕ_{v1}) を基準として、ドライブパルス発生回路 2Aからの基本ドライブバルス信号 φ。が所定の位相の 進みを有し、遅延回路2Cの出力信号(符号なし)が所 定の位相の遅れを有するように設定される。遅延回路2 Bの出力信号 (ϕ_{x1}, ϕ_{v1}) を基準とした基本ドライブ バルス信号φ。の位相の進み量と遅延回路2Cの出力信 号の位相の遅れ量は、後述の図5(c)に示すように、

の間にブランキング期間が生じないように選ばれる。 【0043】ととで、説明を図1に戻す。3Xは、全画 面出力モード時に水平パルス発生回路2Xからの水平ド ライブパルス φ*1を選択すると共に、分割画面出力モー ド時に水平ドライブバルス φx, または φx, を選択する水 平ドライブバルス選択回路(バルス信号選択部)であ る。3Yは、全画面出力モード時に垂直パルス発生回路 2 Yからの垂直ドライブパルス øv1 を選択すると共に、 分割画面出力モード時に垂直ドライブパルスφ、または φ_γ,を選択する垂直ドライブパルス選択回路(パルス信 10 力モード時の映像信号 Pf に合成する。 号選択部)である。

【0044】図4に水平ドライブパルス選択回路3X (垂直ドライブパルス選択回路3Y)の構成を示す。同 図に示すように、水平ドライブパルス選択回路3X(垂 直ドライブパルス選択回路3Y)は、切り替え器3Aな いし3Dからなり、各切り替え器は、水平パルス発生回 路2X(垂直パルス発生回路2Y)からの水平ドライブ パルス ϕ_{x1} , ϕ_{x2} , ϕ_{x3} (垂直ドライブパルス ϕ_{y1} , ϕ_{y2} v_1 , ϕ_{v_3}) をそれぞれ入力する接点a, b_r , b_1 を有す る。

【0045】上述の水平パルス発生回路2Xおよび水平 ドライブパルス選択回路3Xは、画面の水平走査に対応 させて設けられ、垂直パルス発生回路2Yおよび垂直ド ライブバルス選択回路3Yは画面の垂直走査に対応させ て設けられている。

【0046】ことで、再び説明を図1に戻す。4Aない。 し4 Dは、水平ドライブパルス選択回路3 Xで選択され た水平ドライブパルスφ、、ないしφ、、のいずれかと、垂 直ドライブパルス選択回路3Yで選択された垂直ドライ 体の映像信号P1ないしP4を得る撮像部(複数の撮像 部)である。

【0047】5は、撮像部4Aないし4Dからの映像信 号P1ないしP4を、上述の水平パルス発生回路2Xお よび垂直パルス発生回路2Yからの水平ドライブパルス φ_{*1} および垂直ドライブパルスφ_{*1} を参照して、全画面 出力モードの映像信号 Pfまたは分割画面出力モードの 映像信号Pdに合成する映像信号合成回路(映像信号合 成部)であり、前述の図7に示すものと同様である。た だし、図7において、映像信号合成回路5に入力される 40 パルス信号 ϕ_{01} , ϕ_{11} は、パルス信号 ϕ_{x1} および ϕ_{y1} に それぞれ置き換えられる。

【0048】以下、本実施の形態1にかかる画面分割カ メラの動作を説明する。まず、全画面出力モード時の動 作を説明する。このモードでは、基本的に前述の従来例 と同様に動作する。すなわち、図4に示す水平ドライブ パルス選択回路3Xおよび垂直ドライブパルス選択回路 3Yを構成する切り替え器3Aないし3Dの入力接点a が出力接点と接続され、水平ドライブパルス選択回路3

ロックスピードを有する水平ドライブパルスゆ、および 垂直ドライブバルスゆいをそれぞれ選択して出力する。 【0049】撮像部4Aないし4Dを構成する電荷結合 素子4aは、水平ドライブパルス ϕ_{x1} および垂直ドライ ブバルスゆいに駆動されて電気信号を出力する。プロセ ス回路4 b は電荷結合素子4 a からの電気信号に対し処 理を施して映像信号P1ないしP4を出力する。映像信 号合成回路5は、撮像部4Aないし4Dからの映像信号 P1ないしP4を入力して、図5(a)に示す全画面出

【0050】次に、分割画面モードでの動作について、 図1に示す撮像部4Aないし4Dが、図5(b)に示す 分割画面M1ないしM4の映像信号P1ないしP4をそ れぞれ与えるものとして説明する。

【0051】とのモードでは、図5(b)に示す画面の 向かって左側(1水平同期期間における走査の開始点 側) に位置する分割画面M1, M3の映像信号P1, P 3を与える図1に示す撮像部4A,4Cを、位相が遅れ たドライブパルスφェコで駆動し、画面の向かって右側 20 (1水平同期期間における走査の終了点側)に位置する 分割画面M2, M4の映像信号P2, P4を与える撮像 部4B、4Dを、位相が進んだドライブパルスøxxで駆 動する。

【0052】また、図5(b)に示す画面の向かって上 側(1垂直同期期間における走査の開始点側)に位置す る分割画面M1, M2映像信号P1, P2を与える撮像 部4A、4Bを、位相が遅れたドライブパルスφ、」で駆 動し、画面の向かって下側(1垂直同期期間における走 査の終了点側)に位置する分割画面M3,M4の映像信 ブパルスφνιないしφνιのいずれかとに同期して、被写 30 号P2、P4を与える撮像部4C,4Dを位相が進んだ ドライブパルスカッで駆動する。

> 【0053】すなわち、水平ドライブパルス選択回路3 Xおよび垂直ドライブパルス選択回路3Yを構成する図 4に示す切り替え器3Aおよび3Cの接点b,がその出 力接点と接続され、切り替え器3Bおよび3Dの入力接 点b,がその出力接点と接続される。各切り替え器3A ないし3 Dの接続状態は、撮像部4Aないし4 Dの映像 信号PlないしP4が、どの分割画面の映像を与えるか により定められる。

【0054】水平ドライブパルス選択回路3Xは、撮像 部4A, 4Cに対して、位相の遅れを有する水平ドライ ブパルスφx,を選択して出力し、撮像部4B, 4Dに対 して、位相の進みを有する水平ドライブパルスφススを選 択して出力する。また、垂直ドライブパルス選択回路3 Yは、撮像部4A、4Bに対して、位相の遅れを有する 垂直ドライブパルスゆいを選択して出力し、撮像部4 C, 4 Dに対して、位相の進みを有する垂直ドライブパ ルスφ、、を選択して出力する。

【0055】撮像部4Aないし4Dを構成する電荷結合 Xおよび垂直ドライブパルス選択回路3Yは、通常のク 50 素子4aは、水平ドライブパルス選択回路3Xで選択さ

11

れた水平ドライブパルスゆ、またはゆ、、と、垂直ドライ ブバルス選択回路3Yで選択された垂直ドライブバルス φ₁, またはφ₁, とにそれぞれ駆動されて電気信号を出力 する。以下、従来技術と同様に、プロセス回路4 bが電 荷結合素子4aからの電気信号を処理して映像信号P1 ないしP4を出力し、映像信号合成回路5が映像信号P 1ないしP4を映像信号Pdに合成して出力する。

【0056】ととで、1水平同期期間において、撮像部 4 A および 4 C の電荷結合素子 4 a からの電荷の読み出 グに比較して、水平ドライブパルスゆ。に対する水平ド ライブパルス**φ***,の位相の遅れ分だけ遅れを生じ、撮像 部4 Aおよび4 Cの電荷結合素子4 a からの電荷の読み 出しタイミングは、水平ドライブパルスゆ。に対する水 平ドライブパルスゆ、この位相の進み分だけ進む。

【0057】この結果、1水平同期期間において、撮像 部4A、4Cから出力される映像信号P1、P3は、水 平同期期間の走査の中心側に移動し、撮像部4B, 4D から出力される映像信号P2、P4も、水平同期期間の ように、1水平同期期間において、2倍速で読み出され た映像信号の間のブランキング期間(隙間)が埋められ る。

【0058】同様に、1垂直同期期間において、撮像部 4A、4Bから出力される映像信号P1、P2は、垂直 同期期間の走査の中心側に移動し、撮像部4C, 4Dか ら出力される映像信号P3, P4も、垂直同期期間の走 査の中心側に移動する。この結果、1垂直同期期間にお いて、2倍速で読み出された映像信号の間のブランキン グ期間がなくなる。したがって図5(b)に示すよう に、画面上から黒い十字線が消える。なお、図5 (a) および(c)に示す映像信号が存在しない期間Bは、オ ーバースキャン時には画面に現れない領域であるため、 画面に影響を与えることはない。

【0059】実施の形態2.以下、本発明の実施の形態 2について、図6を参照して説明する。本実施の形態2 にかかる画像分割カメラは、上述の実施の形態 1 にかか る図1に示す撮像部4Aないし4Dに代えて、図6にそ の構成を示す撮像部4Xを備える。

に示す撮像部4A(~4D)の構成において、絞り25 と絞り制御回路42との間に、絞り制御回路42による 絞り25の制御量に対しオフセット値を加算するオフセ ット値加算手段Fをさらに備える。

【0061】図6に示すオフセット値加算手段Fは、オ フセット値を切り替える切り替え器45と、絞り25と 絞り制御回路42との間に設けられて切り替え器45か らのオフセット値を絞り制御回路42の出力に加算する 加算器46とを備えて構成される。

【0062】また、切り替え器45は、絞り25を開く 50 が生じなくなる。

方向のオフセット値43が与えられた接点 i と、絞り2 5を閉じる方向のオフセット値44が与えられた接点j と、容量C2により交流的に接地された接点kを有し、 図4に示す切り替え器3Aないし3Dと連動して、モー ドの切り替わり時に接点 i または j が出力接点と接続さ れるように構成される。

【0063】以下、図6に示す撮像部4Xの動作を説明 する。いま、全画面出力モードに設定されているとする と、上述の図4に示すドライブパルス選択回路3X(3) しタイミングは、前述の従来技術での読み出しタイミン 10 Y)の切り替え器3Aないし3Dは、入力接点aに与え られる水平ドライブパルス øx1 を電荷結合素子4 a に出 力する。

> 【0064】このとき、図6に示す切り替え器45の接 点 k はその出力接点と接続されており、切り替え器45 は加算器46に対してオフセット値としてゼロを出力す る。したがって、絞り25には絞り制御回路42からの 制御量がそのまま与えられて、映像信号処理回路41か らの映像信号の輝度成分が規定値に制御される。

【0065】次に、全画面出力モードから分割画面モー 走査の中心側に移動する。この結果、図5 (c)に示す 20 ドに切り替わると、切り替え器 4 5 の接点 i がその出力 接点に接続され、加算器46によりオフセット値43が 絞り制御回路42の出力(絞り25に対する制御量)に 加算される。オフセット値43が絞り制御回路42の出 力に加算されると、接点kが再び出力接点に接続され る。

> 【0066】ことで、分割画面モードに切り替わると、 前述のように、電荷結合素子4 a の受光時間が実効的に 半分に急減する。しかし、絞り制御回路42の出力には 絞り25を開く方向のオフセット値43が加算されるの 30 で、被写体の光量が増加する。との結果、撮像部4Aな いし4Dからの映像信号の輝度成分はそれまでのレベル に保たれる。

【0067】次に、分割画面出力モードから全画面モー ドに切り替わると、切り替え器45の接点jがその出力 接点と接続され、加算器46によりオフセット値44が 絞り制御回路42の出力に加算される。オフセット値4 4が絞り制御回路42の出力に加算されると、接点kが 再び出力接点に接続される。

【0068】ここで、全画面モードに切り替わると、電 【0060】すなわち、図6に示す撮像部4Xは、図8 40 荷結合素子4aの受光時間が実効的に2倍に急増する。 しかし、絞り制御回路42の出力に対して絞り25を閉 じる方向のオフセット値44が加算されるので、被写体 の光量が減少する。この結果、撮像部4Aないし4Dか らの映像信号の輝度成分はそれまでのレベルに保たれ る。

> 【0069】したがって、絞り25に対する絞り制御回 路42のフィードバック制御が、画面の明るさの急激な 変化に追従できなくても、分割画面出力モードと全画面 出力モードとの切り替わり時に、画面の明るさに不連続

【0070】上述した本実施の形態では、画面を分割画 面M1ないしM4に4分割した場合を例として説明した が、これに限定されることなく、さらに分割数を増やし てもよい。この場合、各撮像部4Aないし4Dを駆動す る各ドライブパルスの位相の進み量と遅れ量とを、分割 画面の位置に応じて複数定めればよい。

13

[0071]

【発明の効果】以上の説明から明らかなように、本発明 によれば以下のような効果を得ることができる。即ち、 本発明によれば、1画面上に複数の映像を時分割して出 10 力させる全画面出力モードと、上記1画面を複数の分割 画面に分割して上記複数の映像を上記複数の分割画面上 にそれぞれ同時に出力させる分割画面出力モードとを有 する画面分割カメラにおいて、基準位相を有する第1パ ルス信号と上記第1パルス信号に対し所定の位相の進み を有する第2パルス信号と上記第1パルス信号に対し所 定の位相の遅れを有する第3パルス信号とを発生し、上 記第2パルス信号および第3パルス信号を水平走査方向 または垂直走査方向における上記分割画面の数に応じて モード時に上記バルス信号発生部からの上記第1パルス 信号を選択すると共に、上記分割画面出力モード時に上 記第2パルス信号または第3パルス信号を選択するパル ス信号選択部と、上記パルス信号選択部で選択された上 記第1パルス信号ないし第3パルス信号のいずれかに同 期して被写体の映像信号を得る複数の撮像部と、上記複 数の撮像部からの複数の映像信号を、上記第1パルス信 号を参照して上記全画面出力モードまたは上記分割画面 出力モードに応じた映像信号に合成する映像信号合成部 とを備え、上記パルス信号選択部は、上記分割画面出力 30 モード時に、1水平同期期間または1垂直同期期間にお ける走査の開始点側に位置する上記分割画面の映像信号 を与える上記撮像部に対し上記第3パルス信号を選択す ると共に、上記走査の終了点側に位置する上記分割画面 の映像信号を与える上記撮像部に対し上記第2パルス信 号を選択して出力するので、複数の分割画面に分割され た1画面上に複数の映像を同時に出力させる分割画面モ ードにおいて、各映像が映し出される分割画面間に隙間 を生じることのない画面分割カメラを得ることができ る。

【0072】また、上記複数の撮像部は、上記被写体の 光像を結像させる光学系と、上記被写体の光像の光量を 制限する絞りと、上記パルス信号選択部で選択された上 記第1パルス信号ないし第3パルス信号のいずれかに駆 動されて、上記光学系により結像され上記絞りにより光 置が制限された上記被写体の光像を光電変換して電気信 号を出力する光電変換素子と、上記光電変換素子からの 電気信号から上記映像信号を生成する映像信号処理回路 と、上記映像信号の輝度成分が規定値となる方向に上記

絞りを制御する絞り制御回路と、上記絞りと上記絞り制 御回路との間に設けられ、上記全画面出力モードから上 記分割画面出力モードへの切り替わり時に上記絞り制御 回路による上記絞りの制御量に対し上記絞りを開く方向 のオフセット値を加算し、上記分割画面出力モードから 上記全画面出力モードへの切り替わり時に上記制御量に 対し上記絞りを閉じる方向のオフセット値を加算するオ フセット値加算手段とを備えたので、全画面出力モード と分割画面出力モードとの切り替わり時に、画面の明る さに不連続を生じることがなくなる。

【0073】さらに、画面の水平走査および垂直走査に 対応させて上記パルス信号発生部とパルス信号選択部と を設けたので、画面の水平走査方向に隣接する分割画面 間の隙間と、垂直走査方向に隣接する分割画面間の隙間 とをなくすことができる。

【図面の簡単な説明】

本発明の実施の形態1に係る画面分割カメラ の構成を示すブロック図である。

【図2】 本発明の実施の形態1に係る水平パルス発生 通倍して出力するパルス信号発生部と、上記全画面出力 20 部および垂直パルス発生部の構成を示すブロック図であ る。

> 【図3】 本発明の実施の形態1に係る水平パルス発生 部および垂直パルス発生部が発生するパルス信号を説明 するための図である。

> 【図4】 本発明の実施の形態1に係る水平ドライブバ ルス選択部および垂直ドライブパルス選択部の構成を示 すブロック図である。

> 【図5】 本発明の実施の形態1に係る画面分割カメラ の動作を説明するための図である。

【図6】 本発明の実施の形態2に係る画面分割カメラ を構成する撮像部の構成を示す図である。

【図7】 従来の画面分割カメラの構成を示すブロック 図である。


【図8】 従来の画面分割カメラが備える撮像部の構成 を示すブロック図である。

【図9】 映像信号合成回路の構成を示す図である。


【図10】 従来の画面分割カメラの動作(課題)を説 明するための図である。

【符号の説明】


40 1 主タイミング発生回路、2A ドライブパルス発生 回路、2B, 2C 遅延回路、2D, 2E 2倍速回 路、2 X 水平パルス発生回路、2 Y 垂直パルス発生 回路、3A~3D、45、50B、50G 切り替え 器、3 X 水平ドライブパルス選択回路、3 Y 垂直ド ライブパルス選択回路、4A~4D, 4X撮像部、4a 電荷結合素子(CCD)、4b プロセス回路、5 映像信号合成回路、24 レンズ、25 絞り、42 絞り制御回路、46 加算器。



【図4】




【図6】



F:オフセット値加算手段

【図10】



(b)

